S500A - tu vi 12 con giap

Trang chủ

Công nghệ RISC-V

RISC-V CPU IP

IP kiến trúc 64 bit RISC-V

S500A

IP kiến trúc 64 bit RISC-V

S500A:

S500A là một bộ vi xử lý 64 bit thuộc dòng tính toán của Yi Si Wei, được thiết kế với hiệu suất cao và phù hợp cho các ứng dụng trong ngành ô tô theo tiêu chuẩn công nghiệp. 77vin

Dựa trên S500, đáp ứng tiêu chuẩn an toàn chức năng ASIL-B.

Sử dụng kiến trúc hai nhánh 9 giai đoạn tự phát triển, hỗ trợ tối đa 4 lõi, hỗ trợ SMP;

Hỗ trợ hồ sơ RVA23, đáp ứng yêu cầu nền tảng Android;

Hỗ trợ chế độ Hypervisor, có thể thực hiện mô phỏng;

Hỗ trợ môi trường thực thi đáng tin cậy, đáp ứng nhu cầu an toàn hệ thống;

Hỗ trợ tính năng gỡ lỗi tùy chọn E-Trace/N-Trace, thuận tiện cho việc gỡ lỗi chức năng;

Hỗ trợ bảo vệ ECC, đáp ứng nhu cầu an toàn phần cứng;

Với khả năng tiết kiệm điện năng và khả năng ứng dụng đa dạng, sản phẩm này có thể được sử dụng trong nhiều lĩnh vực như thiết bị di động, màn hình hiển thị, tính toán biên AIoT, thiết bị mạng, bộ giải mã tín hiệu và hệ thống xe hơi.

Đặc điểm

Đặc điểm		Mô tả
Kiến trúc tập lệnh		RVA23+Vector Crypto
Nhiều lõi		Có thể chọn đơn nhân, hai nhân, bốn nhân
Chế độ		Hỗ trợ các chế độ hoạt động như chế độ máy (Machine-mode), chế độ siêu quản trị (Hypervisor-mode), chế độ quản trị (Supervisor-mode) và chế độ người dùng (User-mode).
An toàn		Sản phẩm hỗ trợ giải pháp môi trường thực thi đáng tin cậy (TEE) của ESWIN, cùng với khả năng bảo vệ vùng bộ nhớ vật lý (PMP) với tối đa 64 khu vực. mua thẻ điện thoại
Crypto		Hỗ trợ khối gia giải mã vector hoặc scalar tùy chọn
Giai đoạn xử lý		Giai đoạn xử lý siêu quy mô thứ tự 9, giải mã 2 đường
Bộ dự đoán nhánh		L0_BTB， BTB， IJTB，BHT， RAS， Loop Buffer
Bộ nhớ đệm chỉ thị cấp 1 (L1 I$)		Kích thước có thể tùy chọn (8KB, 16KB, 32KB hoặc 64KB), ECC có thể chọn
Bộ nhớ đệm dữ liệu cấp 1 (L1 D$)		Kích thước có thể tùy chọn (8KB, 16KB, 32KB hoặc 64KB), ECC có thể chọn
Bộ nhớ đệm cấp cuối cùng chung (Cluster LLC)		Kích thước có thể tùy chọn (512KB-4MB), ECC có thể chọn
Đơn vị quản lý bộ nhớ		SV39，ITLB，DTLB
Ngắt		CLINT，PLIC
Theo dõi gỡ lỗi		Module gỡ lỗi (Debug module) hỗ trợ JTAG Bộ theo dõi (Trace module) hỗ trợ E-Trace theo tiêu chuẩn RISC-V
Giao diện tổng thể		1. Giao diện bộ nhớ (Memory Port): Giao diện chủ AXI 128 bit 2. Giao diện ngoại vi (Peripheral Port): Giao diện chủ AXI 128 bit 3. Giao diện trước (Front port): Giao diện từ AXI 128 bit
Mở rộng vector (Vector)		Hỗ trợ RVV1.0
CoreMark（CoreMarks/MHz）		6.27
Dhrystone-Legla（DMIPS/MHz）		2.90

S500A Tải xuống tài liệu hướng dẫn

Định dạng tệp: PDF | Kích thước tệp: 505,04 KB

Nhấp để tải xuống

Liên kết thân thiện