Đặc điểm | Mô tả | ||||
Kiến trúc tập lệnh | RISC-V 32 bit IMAC(B)(F) | ||||
Chế độ | Hỗ trợ chế độ máy (Machine-mode) và chế độ người dùng (User-mode) | ||||
An toàn |
Hỗ trợ Smepmp; có thể chọn 0-16 khu vực bảo vệ bộ nhớ vật lý (PMP)
Hỗ trợ kiểm tra PPMA (Chế độ nhớ vật lý có thể lập trình) giúp tăng cường khả năng quản lý tài nguyên hệ thống và bảo mật dữ liệu. |
||||
Giai đoạn xử lý | Bộ xử lý 2 cấp | ||||
Bộ nhớ trong bộ xử lý | TIM0 và TIM1, kích thước đều có thể cài đặt (0KB-128MB), ECC tùy chọn | ||||
Bộ đệm lệnh L1 (L1 I$) | Kích thước có thể cài đặt (4KB-128KB), Parity/ECC tùy chọn | ||||
Bộ đệm dữ liệu L1 (L1 D$) | Kích thước có thể cài đặt (4KB-128KB), Parity/ECC tùy chọn | ||||
Ngắt | Bộ điều khiển ngắt CLIC, hỗ trợ lên đến 112 yêu cầu ngắt, hỗ trợ ngắt không thể bỏ qua (NMI) | ||||
Gỡ lỗi | Module gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG | ||||
Giao diện tổng thể |
1. Giao diện bộ nhớ đệm lệnh (ICache Port): Giao diện chủ AHB 32 bit
2. Giao diện bộ nhớ đệm dữ liệu (DCache Port): Giao diện chủ AHB 32 bit Giao diện lệnh cache và giao diện dữ liệu cache có thể được kết nối thành một cổng hệ thống duy nhất (System Port), sử dụng cổng AHB chủ 32 bit để truyền tải thông tin nhanh chóng và hiệu quả. 4. Giao diện ngoại vi (Peripheral Port): Giao diện chủ AHB 32 bit Cổng trước (Front Port) là cổng AHB từ 32 bit, được sử dụng để truy cập bên ngoài vào TIM, hỗ trợ giao tiếp và điều khiển dễ dàng trong hệ thống. bongda |
||||
CoreMark (CoreMarks/MHz) | 4.65 | ||||
Dhrystone-Legal (DMIPS/MHz) | 1.90 |