Đặc điểm | Mô tả | ||||
Kiến trúc tập lệnh | Hỗ trợ kiến trúc RISC-V 32 bit với các mở rộng IMAC(B)(FD)(P)(K)_Zicsr_Zifencei_Zicbom_Zicond_Zilsd_xewcie, mang đến khả năng tùy chỉnh linh hoạt và hiệu suất tối ưu cho nhiều ứng dụng khác nhau. | ||||
Chế độ | Chế độ máy (Machine-mode), chế độ người dùng (User-mode) | ||||
An toàn |
Hỗ trợ Smepmp, có thể chọn 0-16 vùng bảo vệ bộ nhớ vật lý (PMP Region)
Tích hợp khả năng kiểm tra PPMA (Các thuộc tính bộ nhớ vật lý có thể lập trình), giúp tăng cường bảo mật và hiệu quả trong việc quản lý tài nguyên phần cứng. tu vi 12 con giap |
||||
Giai đoạn xử lý | Đường ống siêu quy mô thứ tự 6, có bộ dự đoán nhánh (Branch Predictor) | ||||
Bộ nhớ trong bộ xử lý | ITIM và DTIM, kích thước có thể cấu hình (0KB-128MB), có thể chọn Parity/ECC | ||||
Bộ đệm lệnh L1 (L1 I$) | Kích thước có thể cấu hình (4KB-128KB), có thể chọn Parity/ECC | ||||
Bộ đệm dữ liệu L1 (L1 D$) | Kích thước có thể cấu hình (4KB-128KB), có thể chọn Parity/ECC | ||||
Ngắt | Bộ điều khiển ngắt CLIC, hỗ trợ lên đến 496 yêu cầu ngắt, hỗ trợ ngắt không thể bị bỏ qua (NMI) | ||||
Theo dõi gỡ lỗi |
Module gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG
Mô đun theo dõi (Trace module) hỗ trợ N-Trace của RISC-V |
||||
Giao diện tổng thể |
1. Giao diện bộ nhớ (Memory Port): Giao diện chủ AHB/AXI 64 bit
2. Giao diện thiết bị ngoại vi (Peripheral Port): Giao diện chủ AHB 32 bit Giao diện đầu vào (Front Port): Giao diện AHB 32 bit, được sử dụng để truy cập từ bên ngoài vào các bộ đếm thời gian TIM0 và TIM1 tại khu vực phía trước. |
||||
CoreMark(CoreMarks/MHz) | 5.77 | ||||
Dhrystone-Legla(DMIPS/MHz) | 2.48 |