Đặc điểm | Mô tả | ||||
Kiến trúc tập lệnh | RISC-V 32 bit với bộ lệnh IMAC(B)(F)(P)_Zicsr_Zifencei_Zicbom được tối ưu hóa để hỗ trợ các ứng dụng nhúng phức tạp, đảm bảo tính linh hoạt và khả năng mở rộng cao trong nhiều môi trường sử dụng khác nhau. làm đại lý | ||||
Chế độ | Chế độ máy (Machine-mode), chế độ người dùng (User-mode) | ||||
An toàn | Hỗ trợ Smepmp, có thể chọn 0-16 vùng bảo vệ bộ nhớ vật lý (PMP Region) | ||||
Giai đoạn xử lý | 3 cấp độ dòng chảy | ||||
Bộ nhớ trong bộ xử lý | TIM0 và TIM1, kích thước có thể cài đặt (0KB-128MB), ECC tùy chọn | ||||
Bộ đệm lệnh L1 (L1 I$) | Kích thước có thể cấu hình (4KB-128KB), có thể chọn Parity/ECC | ||||
Bộ đệm dữ liệu L1 (L1 D$) | Kích thước có thể cấu hình (4KB-128KB), có thể chọn Parity/ECC | ||||
Ngắt | Bộ điều khiển ngắt CLIC, hỗ trợ lên đến 496 yêu cầu ngắt, hỗ trợ ngắt không thể bị bỏ qua (NMI) 77vin | ||||
Theo dõi gỡ lỗi |
Module gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG
Mô đun theo dõi (Trace module) hỗ trợ N-Trace của RISC-V |
||||
Giao diện tổng thể |
1. Giao diện bộ đệm lệnh (ICache Port): Giao diện chủ AHB-Lite 32 bit
2. Giao diện bộ đệm dữ liệu (Dcache Port): Giao diện chủ AHB-Lite 32 bit 3. Giao diện thiết bị ngoại vi (Peripheral Port): Giao diện chủ AHB-Lite 32 bit 4. Giao diện phía trước (Front Port): Giao diện từ AHB-Lite 32 bit |
||||
CoreMark(CoreMarks/MHz) | 4.45 | ||||
Dhrystone-Legla(DMIPS/MHz) | 1.74 |