Đặc điểm | Mô tả | ||||
Kiến trúc tập lệnh | Các phần mở rộng RISC-V 32 bit bao gồm IMAC(F)(B), Zicsr, Zifencei và Zicbom, giúp tăng cường khả năng tùy biến và hiệu suất của bộ vi xử lý. bongda | ||||
Chế độ | Chế độ máy (Machine-mode), chế độ người dùng (User-mode) | ||||
An toàn |
Hỗ trợ Smepmp; có thể chọn 0-16 khu vực bảo vệ bộ nhớ vật lý (PMP)
Hỗ trợ kiểm tra PPMA (Tính năng bộ nhớ vật lý có thể lập trình), đảm bảo an toàn và hiệu quả trong quá trình xử lý dữ liệu. Có thể lựa chọn giải pháp môi trường thực thi đáng tin cậy (TEE) ESWIN, đồng thời hỗ trợ lên đến 64 vùng bảo vệ bộ nhớ vật lý (PMP), mang lại sự linh hoạt và an toàn cao hơn trong các hệ thống nhúng. 77vin |
||||
Giai đoạn xử lý | 3 cấp độ dòng chảy | ||||
Bộ nhớ trong bộ xử lý | TIM0 và TIM1, kích thước đều có thể cài đặt (0KB-128MB), ECC tùy chọn | ||||
Bộ đệm lệnh L1 (L1 I$) | Kích thước có thể cấu hình (4KB-128KB), có thể chọn Parity/ECC | ||||
Bộ đệm dữ liệu L1 (L1 D$) | Kích thước có thể cấu hình (4KB-128KB), có thể chọn Parity/ECC | ||||
Ngắt | Bộ điều khiển ngắt CLIC, hỗ trợ lên đến 112 yêu cầu ngắt, hỗ trợ ngắt không thể bỏ qua (NMI) | ||||
Gỡ lỗi | Module gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG | ||||
Giao diện tổng thể |
1. Giao diện bộ nhớ đệm lệnh (ICache Port): Giao diện chủ 32 bit AHB/AXI
2. Giao diện bộ nhớ đệm dữ liệu (DCache Port): Giao diện chủ 32 bit AHB/AXI Giao diện bộ nhớ lệnh và giao diện bộ nhớ dữ liệu có thể được kết hợp thành một cổng hệ thống (System Port) duy nhất, sử dụng giao diện AHB/AXI 32 bit làm cổng chủ. 4. Giao diện thiết bị ngoại vi (Peripheral Port): Giao diện chủ 32 bit AHB Cổng đầu vào (Front port): Giao diện AHB 32 bit làm cổng phụ, dùng để truy cập từ bên ngoài vào TIM, giúp dễ dàng tích hợp và điều khiển. |
||||
CoreMark(CoreMarks/MHz) | 4.45 | ||||
Dhrystone-Legla(DMIPS/MHz) | 1.72 |